標(biāo)簽：時序電路
-
FPGA中組合邏輯和時序邏輯的區(qū)別
發(fā)布時間：2017年12月19日，查看次數(shù)：812數(shù)字電路根據(jù)邏輯功能的不同特點，可以分成兩大類，一類叫組合邏輯電路（簡稱組合電路），另一類叫做時序邏輯電路（簡稱時序電路）。1．組合邏輯概念組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)，不涉及對信號跳變沿的處理，無存儲電路，也沒有反饋電路。通?？梢酝ㄟ^真值表的形式表達(dá)出來。2．組合邏輯的Verilog HDL 描述根據(jù)組合邏輯的電路行為，可以得到兩種常用的RTL 級描述方式。第一種是always 模塊的觸發(fā)事件為電平敏感信號列…
