噪聲是衡量電源模塊優(yōu)劣的一大關(guān)鍵指標(biāo)，在應(yīng)用電路中，模塊的設(shè)計(jì)布局等也會(huì)影響輸出噪聲，哪些因素對(duì)輸出噪聲有較大影響呢?

電源模塊與主電路噪聲敏感元件距離過(guò)近;

主電路噪聲敏感元件的電源輸入端處未接去耦電容;

多路系統(tǒng)中各單路輸出的電源模塊之間產(chǎn)生差頻干擾;

地線處理不合理。

示波器測(cè)試有較大噪聲干擾問(wèn)題的電源模塊，如圖3所示：

解決方法：

1)將電源模塊盡可能遠(yuǎn)離主電路噪聲敏感元件或模塊與主電路噪聲敏感元件進(jìn)行隔離;

2)主電路噪聲敏感元件(如：A/D、D/A或MCU等)的電源輸入端處接0.1μF去耦電容;

3)使用一個(gè)多路輸出的電源模塊代替多個(gè)單路輸出模塊消除差頻干擾;

4)采用遠(yuǎn)端一點(diǎn)接地、減小地線環(huán)路面積。