基本的DC-DC降壓轉(zhuǎn)換器電路

在開始之前，讓我們回顧一下DC-DC Buck Converter的電路：

零件轉(zhuǎn)換器中的零件權(quán)衡

了解您面臨的設(shè)計(jì)權(quán)衡很重要。

為了幫助您，我在Buck Design中開發(fā)了一個(gè)“影響什么”的矩陣：

喬治·比納（George Biner）的“影響什么”。

主要的權(quán)衡是選擇電感（與k因子，即峰值與峰值與平均電感器電流的比率相反），輸出電容和開關(guān)頻率以實(shí)現(xiàn)足夠的紋波和瞬態(tài)響應(yīng)。

設(shè)計(jì)人員應(yīng)該利用調(diào)節(jié)器IC制造商的設(shè)計(jì)工具來確定組件值和電路模擬。

了解您的電容器

確保電容器在操作頻率下具有電容，并知道其自動(dòng)頻率在哪里。

陶瓷在廣泛的頻率上很好，但電容相對(duì)較低。通常，一種電容器類型不能覆蓋整個(gè)頻率范圍，并且必須并行使用兩種類型（例如，陶瓷和電解性），陶瓷靠近電路。

電容器還通過施加的偏置電壓損失了很多額定電容。

信任但驗(yàn)證：芯片和組件

在由第三方制造的具有微小且未標(biāo)記的組件的PCB上，您必須相信板填充器安裝了正確的組件。確保您的信任不會(huì)放錯(cuò)。

如果您已將芯片發(fā)送到制造商進(jìn)行故障分析，請(qǐng)不要等待結(jié)果。如今，芯片質(zhì)量水平很高，芯片極不可能使您不好。該分析也需要一些時(shí)間。同時(shí)，您可能會(huì)發(fā)現(xiàn)真正的問題。

如果您使用的是數(shù)字芯片，請(qǐng)驗(yàn)證您已更改的設(shè)置實(shí)際上已寫入芯片中，而不僅僅是GUI。

考慮測(cè)試和測(cè)量

不要假設(shè)直流電壓在不使用范圍驗(yàn)證的情況下是穩(wěn)定的。

測(cè)量漣漪的過程很多 - 執(zhí)行它的合適設(shè)備很昂貴。雖然使用精美的差分探針，但您可以使用單端探測(cè)器 - 僅確保接地線非常短，并且在V OUT旁邊連接。

使用1倍探針（您可以自己構(gòu)建）。 10倍探針將沒有您需要的靈敏度。

通過電感器的寄生電容，HF尖峰夫婦升至輸出。您可能需要減慢上部MOSFET的轉(zhuǎn)機(jī)，以減少底部MOSFET的振鈴或DV/DT偽造的轉(zhuǎn)盤，盡管這會(huì)降低效率。

分析您的輸入電容

輸入電容比輸出電容少得多，但是要達(dá)到輸入噪聲要求并確保電路不會(huì)餓死電路。

輸入電容器具有較大的波紋電流，在50％占空比的峰值上達(dá)到峰值，產(chǎn)生熱量并縮短帽子的壽命。確保電流屬于其規(guī)格。當(dāng)您添加更多的平行c時(shí)，會(huì)有一個(gè)基本的權(quán)衡，因?yàn)檩^低的ESR會(huì)導(dǎo)致更高的波紋電流和更多的加熱。為了真正使輸入紋波電流下降，您可能需要一個(gè)系列電感器。

由于占空比較高，因此C的當(dāng)前繪制較高，從而導(dǎo)致芯片下的d下垂的v越多，如果您已經(jīng)接近越來越接近較低的V in limimimimen，則這將變得很重要-在這些情況下，您可能需要添加C。

提前考慮PCB布局

了解當(dāng)前路徑的基礎(chǔ)知識(shí)和高電流環(huán)的化。學(xué)校教了很多有關(guān)前進(jìn)電路路徑的知識(shí)，但對(duì)回程道路一無所知，這顯示為完美的地面符號(hào)！進(jìn)行布局，以使返回電流可以遵循其自然路徑（化的循環(huán)）。

保持功率路徑電感較低。通過它們脈動(dòng)電流會(huì)產(chǎn)生電壓尖峰和輻射EMI。高功率vias還可以，但應(yīng)理解它們的特征。

了解電路節(jié)點(diǎn)的阻抗水平并相應(yīng)地保護(hù)它們。例如，誤差放大器的求和節(jié)點(diǎn)是高阻抗，并且對(duì)噪聲敏感 - 將其隔離并使其小。

尊重模擬，數(shù)字和電源之間的分區(qū)，并提供自然的回程路徑。恒星接地避免通過與敏感，低級(jí)電路共享的地面路徑進(jìn)行大型脈動(dòng)電流。